#### A fabrication method of interconnect structure

A fabrication method of interconnect structure comprising the follow steps: first, providing a substrate with interconnect metal on the surface, a first dielectric layer and a second dielectric layer are deposited to cover the inter-metal dielectric layer of the interconnect wire. Then the inter-metal dielectric is etched to form a void to expose the interconnect wire. Coating a ARC to cover the inter-metal dielectric layer and fill the void. After that the ARC and the second dielectric layer are etched to form a trench in the second dielectric layer. Then the residual ARC on the inter-metal dielectric layer and in the void is removed. A metal interconnect wire is formed to fill the void and trench to accomplish the interconnect structure.

第 93128579 號 双密引証附件

51. d. -6 申前日期 87105025

A4 C4

366565

(以上各棚由本局填註)		
-	多	發明 專 利 説 明 書 新型 專 利 説 明
一、發明 一、新型 名稱	中文	鑲嵌式內連線結構之製造方法
	英文	
二、鐵明人	姓名	1.林正堂 2.李豫華 3.黃振銘 4.吳振銘
	國籍	中華民國
	住、居所	1.台中市南屯區黎明社區干城街 214 巷 4 號 2.新竹縣竹東鎮大林路 77 巷 2 弄 4 號 3.新竹市北區福林里 4 鄰境福街 154 號 4.高雄縣梓官鄉赤東村 2 鄰赤崁東路 130 巷 23 號
	姓 名 (名稱)	台灣稅體電路製造股份有限公司
	國聯	中華民國
	住、居所 (事務所)	新竹科學工業園區研新一路九號
	代表人姓名	張忠謀
		1

超沿部中央极邱局員工消受合作社印以

四、中文發明摘要(發明之名稱: 鑲嵌式內連線結構之製造方法

英文發明摘要(發明之名稱:

### 五、發明説明(1)

本發明係有關一種鑲嵌式內連線結構(damascene interconnect structure)之製造方法,特別有關於一種以抗反射塗料(ARC: anti-reflection coating)作為遮蔽罩幕之鑲嵌式內連線結構製造方法。

在積體電路(ICs)的應用上, 導體、半導體及絕緣層等材料已被廣泛使用, 其中薄膜,沈積技術 (Thin Film Deposition), 主要即是將上述各材料分層沈積於待製晶圆 (wafer)表面,以形成半導體元件如電晶體或電容。

其中為了避免各元件或金屬導體因直接接觸而短路, 故必須選擇絕緣層以之隔離,其中用來隔離之介電材料一 般稱之為層間介電層。

例如內層介電層(ILD: inter-layer dielectrics),可用作電晶體、電容等半導體元件與後續金屬層之隔離,此外,在深次微米製程中,積體電路積集度(integration)增加,製作電晶體之基底面積則需不斷減少以提高密度,因此目前大多採用多層內連線(multi-level interconnects)之立體架構方式,而另以內金屬介電層(IMD: Inter-Metal Dielectrics)來作為隔離各金屬內連線之介電材料。而於上下層內連線之間,則透過接觸窗(contact)或介層窗(via)之金屬插塞(metal plug)電性連接。

傳統形成金屬內連線結構之製程係如第 1-6 圖所示。 依據第 1 圖,起始步驟首先係提供一矽基底 100,其 形成有半導體元件如電晶體或電容,接著再依傳統半導體 製程形成一內介電層(ILD)110,其用來隔離半導體元件, 其次依序形成一下層金屬內連線 120 如鋁線及一覆蓋下層金屬內連線 120 及基底 100 之內金屬介電層 (IMID)130。

然後如第2圖所示,定義一介層窗圖案,蝕刻內金屬介電層(IMD)130以形成一暴露下層金屬內連線120部份表面的介層窗(via)140。

接續,如第3圖所示,沈積一金屬層 150 以覆蓋內金屬介電層(IMD)130,其並填滿介層窗(via)140。

諸先閱讀背面之注意事項再填寫本頁

弘

之後,如第 4 圖所示,回蝕刻金屬層 150 以形成一填平介層窗 140 之金屬插塞 160。

如第 5 圖所示,隨之沈積另一金屬鋁層 170,以覆蓋 該內金屬介電層 (IMD)130 及金屬插塞 160。

最後,如第6圖所示,定義金屬內連線之圖案,蝕刻 金屬鋁層 170 以形成一上金屬內連線 180。

依前述傳統內連線結構,由於係分別以兩道微影製程 製作介層窗及金屬內連線,因此需繁複的沈稅及定義圖案 步驟,而在進入 0.18 微米以下的半導體製程時,也因多層 內連線佈局(layout)的趨於複雜,而使定義金屬內連線圖案 的困難度大增。

為克服上述困難,目前另發展出一種鑲嵌式內連線結構(damascene interconnect structure),其依據製程特性而可分為單層型(single type)、雙層型(dual type)和自我對準型(self-aligned type),以雙層型鑲嵌式內連線結構為例,如第7至12 圖所示。

依據第7圖,和第1圖相同之傳統裂程,起始步驟首

#### 五、發明説明(3)

先係提供一矽基底 200, 其形成有半導體元件如電晶體或電容,接著再依半導體製程形成一內介電層(ILD)210, 其用來隔離半導體元件,其次依序形成一下層 金屬內連線 220 如鋁線及一覆蓋下層金屬內連線 220 及基底 200 之絕緣層 230。

其次,再依序沈積一氮化矽層 240 及絕緣層 250,其中,氮化矽層 240 用作蝕刻停止層,其與絕緣層 230、250則合為層間介電層,如多層內連線之內金屬介電層(IMD)235,一般層間介電層係採用低介電係致之氧化物質。

然後如第8圖所示,塗佈一光阻材料260,經定義一介層窗圖案,蝕刻內金屬介電層(IMD)235以形成一暴露下層金屬內連線220部份表面的孔洞270,隨之除去光阻材料260。

接續,如第9圖所示,再次塗佈一光阻材料 280,經 微影製程之曝光顯影步驟,定義內連線溝槽圖案,以暴露 出絕緣層 250之部份表面 281,並留下部份光阻材料 280a 於孔洞 270中,避免下金屬內連線 220於鈕刻時受到損傷。

依次,如第 10 圖所示,以光阻材料 280、 280a 及氮化矽層 240 為遮蔽罩幕,蝕刻絕緣層 250 以形成內連線溝槽 282,隨之除去光阻材料 280、 280a,以絕緣層 230 處之孔洞作為介層窗 283。

**销先阅锁背面之注意事項再填寫本页** 

#### 五、發明説明(4)

接著回蝕刻或以化學機械研磨製程(CMP: chemical mechanic polishing)平坦化該金屬鋁層 290 以形成一填平介層窗 283 及內連線溝槽 282 之鑲嵌式內連線結構。

然而,前述鑲嵌式內連線結構的問題在於第9圈之關鍵步驟,亦即欲留下部份光阻材料 280a 於孔洞 270 時,必須調整曝光量使孔洞 270 中深層之光阻材料不被顯影,而只顯影位在絕緣層 250 處之淺層光阻材料,但是一般孔洞 270 在位於絕緣層 230 處用作介層窗 283 之深度有其實際限制,因此,製程誤差容許度(process window)過度窄化(narrow)的結果,良率無法有效提昇。

有鑑於此,本發明之目的即在於以抗反射材料(ARC: anti-reflection coating)取代光阻材料作為遮蔽罩幕,以形成銀嵌式內連線結構。

為達成上述目的,本發明提供一種鑲嵌式內連線結構之製造方法,包括下列步驟:提供一基底,其表面具有一第一內連線;依序在該基底上方形成一第一介電層及一第一介電層,以作為覆蓋該第一內連線之層間介電層;定義一介層窗圖案,並蝕刻該層間介電層以形成暴露該層間介電層並填滿該孔洞;定義一內連線溝槽圖案。並依據第內連線溝槽圖案蝕刻該抗反射層及第二介電層,以於該第二介電層處形成內連線溝槽;除去剩餘之該抗反射層,以於該第二介電層處形成內連線溝槽;除去剩餘之該抗反射層,以於該第一介電層處形成內連線溝槽;除去剩餘之該抗反射層,以於該第一介電層處形成內連線溝槽,除去剩餘之該抗反射層,以於該第一介電層處之孔洞作為介層窗;形成一第二內連線,其填滿該介層窗及內連線溝槽,完成鑲嵌式內連線結

# 五、發明説明(5)

構。

#### 圈式之簡單說明:

第1至6圖係為先前技術中,傳統形成金屬內連線結構之半導體製程剖面圖。

第7至11圖係為先前技術中,傳統形成鍛嵌式金屬內 連線結構之半導體製程剖面圖。

第 12 至 20 圖係顯示本發明之一實施例中,形成鑲嵌式金屬內連線結構之半導體製程剖面圖。

第 21 至 22 圖係顯示本發明之另一實施例中,形成鍛嵌式金屬內連線結構之半導體製程剖面圖。

### 符號說明

100~基底; 110~內介電質層; 120~下層金屬內連線; 130~內金屬介電層; 140~介層窗; 150~金屬層; 160~金屬插塞; 170~金屬層; 180~上金屬內連線; 200~基底; 210~內介電質層; 220~下層金屬內連線; 230~絕緣層; 240~氮化矽層; 250~絕緣層; 235~內金屬介電層; 260~光阻; 270~孔洞; 280~光阻; 280a~光阻; 282~內連線溝槽; 283~介層窗; 290~上金屬內連線; 300~基底; 310~內介電質層; 320~下層金屬內連線; 330~絕緣層; 340~遮蔽層; 350~絕緣層; 335~內金屬介電層; 360~光阻; 370~孔洞; 400~抗反射層; 380~光

### 五、發明説明(6)

阻; 400a~抗反射層; 382~內連線溝槽; 383~介層窗; 390~上金屬內連線。

#### 實施例

請參閱第 12 至 20 圖,其顯示本發明之第一實施例。 首先依據第 12 圖,其顯示本發明之起始步驟,在該圖中,基底 300 為一半導體材質,如矽(silicon),為方便說明, 在此以一矽基底為例。 請先閱讀背面之注意事項再填寫本頁

接著在基底 300 表面形成一半導體元件如電晶體或電容。舉例而言,可先利用一熱氧化製程,如區域氧化法 (LOCOS)來形成一場絕緣層(field insulator),並藉該場絕緣層來隔離出主動區(active area),在主動區上則另以半導體製程如沈積、微影製程、和離子植入來形成一具有輪廓(topography)深度之半導體元件,由於前述為傳統製程,故未顯示。

其次在該基底 300 上方形成一覆蓋半導體元件之介電層,用以作為內絕緣層 (ILD: inter-layer dielectric layer)310,其中該絕緣層之材質,例如氧化層,可由二氧化矽組成或者為硼磷矽玻璃層 (BPSG)。

接著,在內絕緣層 310 表面形成一下層內逗線,例如在該絕緣層 310 表面形成一具有輪廓深度之金屬層,用以作為金屬內連線 320,其中金屬層一般可為鷂(W)、鋁、鋁矽銅合金(AlSiCu)、或鋁銅合金(AlCu),其中鋁因電阻率低,故可作為元件間之金屬等線,其能以磁控直流濺镀法(magnetron DC Sputtering)沈稻形成,而鋁矽銅合金或鋁銅

# 五、發明説明(7)

合金則係用以避免尖峰(spike)及電過移(electromigration) 現象,金屬鷂則能藉由化學氣相沈積法(CVD)形成,此外, 為了提昇附著能力,可選擇沈積一層阻障層,如以反應性 濺鍍形成氮化鈦層(TiN)。

其次在該基底 300 上方形成一覆蓋金曆層 320 之絕繳 層 330 、 350 , 以作為層間介電層如內金屬介電層 (IMD: Inter-Metal Dielectrics)335 ,其用來隔離後續呈立體架構 之多層金屬內連線(multi-level interconnects)。然而由於內 金屬介電層係介於兩金屬層之間,因此介電係敏(k)之高低 便與 RC 延遲時間有關,一般介電材料係選擇低介電係致 (low k)之介電材料來降低層間電容值(C),如介電係致約 3.9~4.9 之氧化物質,以避免層間介電層因 RC 延遲時間而 减緩積體電路裝置之操作速度,一般以氣化層最常被使 用,例如旋塗式玻璃(spin-on-glass),或以電聚化學氣相沈 稻法(PECVD)沈積之氧化層。此外,以矽甲烷(silane)為主 反應物,並藉高密度電聚化學氣相沈賴製程(HDP),例如 電子迴旋加速共振(ECR)形成之氧化層,其因具有絕佳之 填溝能力(gap-fill),故不易有孔隙(voids)產生,其介電係 敦(low k)值則約為 4.0 ,另一種低介電係敦之介電材料, 例如以四乙氧基矽酸鹽/臭氧(TEOS/O3)為主反應物,並藉 化學氣相沈穩製程形成之氧化層,由於 TEOS 於室溫常壓 下為液態之含矽有機介電材料,因此具有良好之階梯覆蓋 能力,因此亦常被採用,至於其介電係致(low k)值則約為 4.45 •

İT

請先閱讀背面之注意事項再填寫本頁

### 五、發明説明(8)

另外,由於鋁的溶點低,無法承受 500 ℃以上之製程溫度,因此,一般係採用 450 ℃以下之化學氣相沈積製程 (CVD)來進行介電材料之沈積。

接著,依據蝕刻機台之特性,可選擇是否要形成一蝕 刻停止層 340,例如在欲形成蝕刻停止層 340之場合,可 以二氣矽甲烷、氨為主反應物,並藉化學氣相沈積製程 (CVD; chemical vapor deposition)形成一氧化矽層 340。

其次,請參閱第 13 圖,該步驟為以微影製程定義一介層 窗圖案,例如先塗佈一光阻材料 360,經曝光顯影後,定義一介層 窗圖案,其形成有露出絕緣層 350部份表面之開口 365。

請參閱第14圖,該步驟為依據介層窗圖案蝕刻層間介電層 335 以形成孔洞 370 ,亦即其可以含氮氣體電聚如三氯甲烷電漿為蝕刻氣體,對絕緣層 330、350 及蝕刻停止層 340 進行乾蝕刻,以形成暴露下層金屬內連線 320 部份表面的孔洞 370 ,隨之以乾式或濕式去光阻製程除去光阻材料 360。

接續,請參閱第 15 圖,該步驟為形成一抗反射層 (ARC: anti-reflection coating),例如利用旋碎塗佈(spin coating)方式塗佈一抗反射塗料,經烘烤(bake)後,形成覆蓋層間介電層 335 並填滿孔洞 370 之抗反射層 400 ,其用來避免下金屬內連線 320 於蝕刻時受到損傷。其中,抗反射層係用來防止金屬層表面反光,以免對光阻曝光之稍確度造成影響或使圖案移轉失真。一般在光阻材料表面沈

#### 五、發明説明(9)

稍抗反射材料者為頂抗反射層(TARC),在使用鉛金屬層之場合,可搭配鈦、氮化鈦、或氮化鐫等抗反射塗料,此外,在光阻材料底下沈積抗反射材料如採用含有機材料物質者為底抗反射層(BARC)。

請參閱第 16 圖,該步驟為定義一內連線溝槽圖案,例如再次塗佈一光阻材料 380 ,經微影製程之曝光顯影步驟,定義內連線溝槽圖案,以暴露出抗反射層 400 之部份表面 381。

依次,請參閱第 17 圖,該步驟為依據內連線溝槽圖案 蝕刻該抗反射層 400,以暴露絕緣層 350 部份表面,並留 下部份抗反射層 400a 於孔洞 370 中。例如,可先以光阻材 料 380 為遮蔽罩幕,再利用非等向性蝕刻如選擇性乾蝕刻 或活性離子蝕刻(RIE)製程蝕刻抗反射層 400,用以暴露絕 繳層 350 部份表面,並留下部份抗反射材料 400a 於孔洞 370 中。

請參閱第18圖,依據前述第17圖之內連線蔣槽圖案,該步驟以抗反射層400a及遮蔽層340作為蝕刻停止或緩衝層,蝕刻絕緣層350形成一內連線溝槽382。例如,可以光阻380為遮蔽單幕,氮化矽層340為蝕刻停止層,並以孔洞370中之抗反射材料400a為蝕刻緩衝層,進而,使用氯化碳/三氯甲烷(CF<sub>4</sub>/CHF<sub>3</sub>)為蝕刻氣腦電漿,蝕刻氧化層350至氮化矽層340為止,形成一位於氧化層350處之內連線溝槽382。

随之請參閱第 19 圖,除去光阻 380 及剩餘之抗反射層

### 五、發明説明(10)

400、 400a, 並以位於絕緣層 330 處之孔洞作為介層窗 383。例如先以乾式去光阻製程如含氣離子電漿清除正光阻 380 及抗反射層 400、 400a, 再搭配溫式去光阻製程清除殘餘灰質。

最後,如第20圖所示,形成另一內連線390,以同時 填滿介層窗383及內連線溝槽382,完成鑲嵌式內連線結 構。如沈積另一金屬鋁層390,以覆蓋該絕緣層350,並 填滿該內連線溝槽382及介層窗383,接著回蝕刻或以化 學機械研磨製程(CMP: chemical mechanic polishing)平坦 化該金屬鋁層390以形成一填平介層窗383及內連線溝槽 382之鑲嵌式內連線結構。 **稍先閱前背面之注意事項再填寫本頁** 

請參閱第 21 至 22 圖,其顯示本發明之第二實施例, 其中相同步驟在此不予贅述。首先依據第 21 圖,其對應第 16 圖具有蝕刻停止層 340 之場合,在此,則依據蝕刻機台 之特性選擇不形成蝕刻停止層,因此,該步驟於定義一內 連線溝槽圖案,例如再次塗佈一光阻材料 380 ,經微影製 程之曝光顯影步驟,定義內連線溝槽圖案,以暴露出抗反 射層 400 之部份表面 381 後,即依據第 22 圖,利用光阻 380 作為遮蔽罩幕,以非等向性蝕刻如乾蝕刻方式,計算蝕刻 時間,直接對抗反射層 400 及絕緣層 350 進行蝕刻,形成 內連線溝槽 382 ,並留下部份抗反射材料 400a 於介層窗 383 中,其次,接續如第 18 圖至 20 圖之步驟。

另外,前述製程亦可直接乾蝕刻抗反射層 400 及絕緣層 350 至蝕刻停止層為止,以形成內連線游槽 382,但仍

# 五、發明説明(11)

搭配蝕刻停止層之設置,而非計算蝕刻時間。

綜合上述,由於抗反射層可防止金屬層表面反光,避免對光阻曝光之精確度造成影響或使圖案移轉失真,且以抗反射層取代光阻作為介層窗(via)或接觸窗(contact)內之蝕刻緩衝層,即毋需藉調整曝光量來決定顯影程度,因此,製程誤差容許度(process window)較傳統製程為寬,可有效提昇良率。

本發明中應用之物質材料,並不限於實施例所引述者,其能由各種具恰當特性之物質和形成方法所置換,且 本發明之結構空間亦不限於實施例引用之尺寸大小。

- 1.一種鑲嵌式內連線結構之製造方法,包括下列步驟:
  - (a)提供一基底,其表面具有一第一內連線;
- (b)依序在該基底上方形成一第一介電層及一第二介 電層,以作為覆蓋該第一內連線之層間介電層;
- (c)定義一介層窗圖案,並蝕刻該層間介電層以形成暴露該第一內連線部份表面之孔洞;
- (d)形成一抗反射層,其覆蓋該層間介電層並填滿該孔洞;
- (e)定義一內連線溝槽圖案,並依據該內連線溝槽圖案 蝕刻該抗反射層及第二介電層,以於該第二介電層處形成 內連線溝槽;
- (f)除去剩餘之該抗反射層,以位於該第一介電層處之 孔洞作為介層窗;及
- (g)形成一第二內連線,其填滿該介層窗及內連線溝槽,完成鍛嵌式內連線結構。
- 2.如申請專利範圍第 1 項所述之製造方法,其中,該 第一內連線係由包含金屬材料物質組成。
- 3.如申請專利範圍第 2 項所述之製造方法,其中,該 包含金曆材料物質為鋁、鋁銅合金、及鋁矽銅合金之一。
- 4.如申請專利範圍第 1 項所述之製造方法,其中,該 第一介電層為一氧化層。
- 5.如申翰專利範圍第 1 項所述之製造方法,其中,該 第二介電層為一氧化層。

- 6.如申請專利範圍第 1 項所述之製造方法,其中,該 抗反射層為一底抗反射層(BARC)。
- 7.如申請專利範圍第 6 項所述之製造方法,其中,該 底抗反射層係由含有機材料組成。
- 8.如申請專利範圍第 1 項所述之製造方法,其中,該步驟(e)係依據該內連線溝槽圖案,直接計算蝕刻時間,以乾蝕刻製程蝕刻該抗反射層及第二介電層,以於該第二介電層處形成複數個內連線溝槽。
- 9.如申請專利範圍第 8 項所述之製造方法,其中,於 該步驟(f),該些介層窗係與部份內連線溝槽形成連通。
- 10.如申請專利範圍第 1 項所述之製造方法,其中,該 第二內連線係由包含金屬材料物質組成。
- 11.如申請專利範圍第2項所述之製造方法,其中,該 包含金屬材料物質為鋁、鋁銅合金、及鋁矽銅合金之一。
- 12.一種鑲嵌式內連線結構之製造方法,包括下列步驟:
  - (a)提供一基底,其表面具有一第一內連線;
- (b)依序在該基底上方形成一第一介電層、一触刻停止層、及一第二介電層,以作為覆蓋該第一內連線之層間介電層;
- (c)定義一介層窗圖案,並蝕刻該唇間介電層以形成暴 額該第一內連線部份表面之孔洞;
- (d)塗佈一抗反射層,其覆蓋該層間介電層並填滿該孔洞;

- (e)定義一內連線溝槽圖案,並依據該內連線溝槽圖案 蝕刻該抗反射層、第二介電層至該蝕刻停止層為止,以於 該第二介電層處形成內連線溝槽;
- (f)除去剩餘之該抗反射層,以該第一介電層處之孔洞 作為介層窗;及
- (g)形成一第二內連線,其填滿該介層窗及內連線溝槽,完成鑲嵌式內連線結構。
- 13.如申請專利範圍第 12 項所述之製造方法,其中, 該蝕刻停止層為一氮化矽層。
- 14.如申請專利範圍第 12 所述之製造方法,其中,該 第一內連線係由包含金屬材料物質組成。
- 15.如申請專利範圍第 12 所述之製造方法,其中,該 第一介電層為一氧化層。
- 16.如申請專利範圍第 12 所述之製造方法,其中,該 第二介電層為一氧化層。
- 17.如申請專利範圍第 12 項所述之製造方法,其中, 該底抗反射層係由包含鈦、氮化鈦、氮化钨材料之一組成。
- 18.如申請專利範圍第 12 項所逃之製造方法,其中, 該步驟(e)係依據該內連線溝槽圖案,直接以乾蝕刻製程蝕 刻該抗反射層及第二介電層至蝕刻停止層為止,以於該第 二介電層處形成複數個內連線溝槽。
- 19.如申請專利範圍第 12 項所述之製造方法,其中, 該第二內連線係由包含金屬材料物質組成。
  - 20.一種鍛嵌式內連線結構之製造方法,包括下列步

驟:


- (a)提供一基底,其表面具有一第一內連線;
- (b)依序在該基底上方形成一第一介電層、一遮蔽層、 及一第二介電層,以作為覆蓋該第一內連線之層間介電 層;
- (c)定義一介層窗圖案,並蝕刻該層間介電層以形成暴 露該第一內連線部份表面之孔洞;
- (d)塗佈一抗反射層,其覆蓋該層間介電層並填滿該孔洞;
- (e)定義一內連線溝槽圖案,並依據該內連線溝槽圖案 蝕刻該抗反射層,以暴露該第二介電層部份表面,並留下 部份該抗反射層於孔洞中;
- (f)以該抗反射層及遮蔽層為罩幕, 蝕刻該第二介電層 至該遮蔽層為止,於該第二介電層處形成內連線溝槽;
- (g)除去剩餘之該抗反射層,以該第一介電層處之孔洞 作為介層窗;
- (h)形成一第二內連線,其填滿該介層窗及內連線溝槽,完成鑲嵌式內連線結構。
- 21.如申請專利範圍第 20 項所逃之製造方法,其中,該步驟(e)係依據該內連線溝槽圖案,選擇性蝕刻該抗反射層,以暴露該第二介電層部份表面,並留下部份該抗反射層於孔洞中。
- 22.如申請專利範圍第 20 項所逃之製造方法,其中, 該步驟(f)係以該抗反射層及遮蔽層為單幕,選擇性蝕刻該

第二介電層至該遮蔽層為止,以於該第二介電層處形成內 連線溝槽。


23.如申請專利範圍第 22 所述之製造方法,其中,該 第二介電層為一氧化層。

24.如申請專利範圍第 22 項所述之製造方法,其中, 該抗反射層係由含有機材料組成。


25.如申請專利範園第 22 項所述之製造方法,其中,該步驟(f)之選擇性蝕刻,係以含氯化碳/三氯甲烷蝕刻氣體進行。




第 1 圖



第 2 圖




第3圖




第 4 圖


 $\dot{\bigcirc}$ 




第 5 圖




第 6 圖




第7圖




第8圖




第 9 圖



第10圖




第11圖




第12圖


 $\bigcirc$ 




第13圖




第14圖




第15圖




第16圖




第17圖



第18圖




第19圖




第20圖

1)



第21圖



第22圖

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

#### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.